Definition

Wozu brauchen wir V-NAND, 3D-NAND oder 4D-NAND?

| Autor / Redakteur: Walter Schadhauser / Rainer Graefen

3D-NANDs werden ähnlich wie ein Gerüst hochgezogen -Schicht um Schicht.
3D-NANDs werden ähnlich wie ein Gerüst hochgezogen -Schicht um Schicht. (Bild: Rainer Graefen / Microsoft)

Flash Speicher haben ein Problem: Die Fläche für die Speicherzellen ist innerhalb gewisser Grenzen vorgegeben. Was liegt näher als in die Vertikale zu gehen.

Der Glaube ist weit verbreitet, dass immer alles billiger werden muss. Das gilt auch für die Halbleitertechnik. Die lobt sich ja gerne dafür, dass wenn die Automobilindustrie mit ihrem Innovationstempo vorwärtsschreiten würde, dann dürften Autos nur noch wenige Euros kosten.

Der 3D-Markt

Doch auch das hohe Innovationstempo der Halbleiterindustrie hat mit immensen Kostenblöcken zu kämpfen. So will das Konsortium von Toshiba und Western Digital, Flash Forward, in den nächsten drei Jahren 15 Milliarden Dollar in Fabs, in diesem Fall Produktionsanlagen für vertikale Halbleiterspeicher, investieren. In der gerade fertiggestellten Fab 2 will man doppelt soviel Chips fabrizieren wie dies Markführer Samsung in seinem größten Werk kann. Ob Flash-Forward in der derzeitigen Konstellation allerdings Bestand haben wird, hängt schwer davon ab, wie sich Toshiba aus einem 6 Mrd. US-Dollar schweren Verlust kurz vor seinem Finanzjahr heraus manövrieren wird.

Und nicht zuletzt ist auch die Konkurrenz nicht untätig. Die chinesische Tsinghua Unigroup plant 24 Mrd. US-Dollar in die Giga-Fab zu stecken, weitere 46 Mrd. US-Dollar folgen für zwei weitere Werke. Weitere Mitspieler in diesem Milliarden-Business sind die Intel Micron Flash Technologies (IMFT) aus der Kooperation von Intel und Micron, sowie SK Hynix, um nur die größten Mitspieler zu nennen. Der Markt gilt generell angesichts der Investments mit einer stets drohenden Überproduktion als sehr volatitil. Experten nehmen aktuell (Anfang 2017) an, dass der billigste Preis für 1 GByte Flash von 0,15 auf 0,25 US-Cent steigen wird.

Das 3D-Produkt

Planare Flash haben lange den Markt dominiert. War am Anfang die Haltbarkeit der Speicherzellen das dominierende Problem, so kristallisierte sich mit immer kleiner werdenden Strukturbreiten heraus, dass sich auf einer endlichen Fläche kein Kapazitätswachstum herstellen lässt.Die Möglichkeit mehrere Bits in einer Speicherzelle unterzubringen ist bis zu etwa 20 Nanometern Strukturen praktiziert worden. Unterhalb dieser Größe wird es allerdings immer schwerer 23, also 8 Ladungszustände zu unterscheiden. Mit kleineren Strukturen nimmt das Volumen der Floating Gates und ebenfalls die Sperrschichtdicke ab.

Hinzu kommen steigende Probleme mit der Fertigungstechnik, die sich nach den derzeitige Erkenntnissen nicht unter 9 Nanometer anwenden lässt. Doch schon bei derzeit 14 Nanometer werden die wirtschaftlichen Zwänge unübersehbar.

Somit fiel wahrscheinlich schon um Jahr 2005 die Entscheidung in der Industrie, planare Speicherchips aufeinanderstapeln, um die 3. Dimension zu erschließen. Um den Unterschied zu fertigungstechnisch gewachsenen Strukturen deutlich zu machen, sprach manches Marketing kurzzeitig auch von 4D-NAND.

Dieser Entschluss beseitigt viele der oben angesprochenen Probleme, es verbessern sich sogar diverse kritische Parameter zum Besseren. Heutige V-NAND oder 3D-NANDs sind eine Kombination aus beidem, wachsen allerdings erstmal wie Hochhäuser beim Fertigungsprozess in die Höhe. Begnügte sich Samsung am Anfang noch mit 16 Lagen, so werden inzwischen 64 Lagen erreicht. SK Hynix und IMFT werben damit, dass sie schon bald mit 72 Lagen fertigen werden. Als vorläufiges Endziel werden in einigen Jahren 192 Lagen angepeilt.

Werden bei 48 Lagen 256 GBbit Speicherkapazität erreicht, so sind es bei etwas größerer Grundfläche und 64 Lagen seit Neustem 512 GBit. Da aber das Endprodukt noch 16 oder mehr Chipstapel enthält, stellte Samsung schon Anfang 2016 Chip-Packages mit 512 GByte Speicherkapazität vor. Für Smartphone-Hersteller ist diese Art Speicherwachstum ideal, da man wesentlich weniger Platinenfläche benötigt, die dann für zusätzliche Funktionen bereitgestellt werden kann.

Angesichts größerer Volumina für das Floating Gate in der Speicherzelle selbst, scheint die Branche auch nicht mehr sehr weit entfernt davon 4 Bit, also 16 Ladungszustände, in einer Speicherzelle unterzubringen und auch korrekt erkennen zu können.

Kommentare werden geladen....

Was meinen Sie zu diesem Thema?

Anonym mitdiskutieren oder einloggen Anmelden

Avatar
  1. Avatar
    Avatar
    Bearbeitet von am
    Bearbeitet von am
    1. Avatar
      Avatar
      Bearbeitet von am
      Bearbeitet von am

Kommentare werden geladen....

Kommentar melden

Melden Sie diesen Kommentar, wenn dieser nicht den Richtlinien entspricht.

Kommentar Freigeben

Der untenstehende Text wird an den Kommentator gesendet, falls dieser eine Email-hinterlegt hat.

Freigabe entfernen

Der untenstehende Text wird an den Kommentator gesendet, falls dieser eine Email-hinterlegt hat.

copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44526176 / Halbleiterspeicher)