Grundlagen der Flash-Technik, Teil 2

Die Grenzen der Fertigungstechnik von SSD- und Flash-Speicherzellen

03.02.2009 | Autor / Redakteur: Hermann Strass / Nico Litzel

Vergleich herkömmlicher Flash-Speicher (links) und MONOS-Flash (Quelle: Renesas)
Vergleich herkömmlicher Flash-Speicher (links) und MONOS-Flash (Quelle: Renesas)

Performance-Steigerung durch Standardisierung

In kurzer Reihenfolge werden immer neue Zell-Architekturen auf den Markt gebracht. Das bedeutet für die Schaltungsentwickler ständig neue Schnittstellen. NAND-Flash ist die einzige weitverbreitete Speichertechnik ohne Standard. Die ONFI-Organisation (Open NAND Flash Interface) versucht, einen Standard zu schaffen. Mitglieder dieses Konsortiums sind Hynix, Intel, Micron, STM und etwa 70 weitere Firmen. Samsung und Toshiba sind allerdings nicht mit dabei.

Es ist derzeit unklar, ob sich dieser oder ein firmenspezifischer Standard durchsetzen wird. Ziel ist auch die Standardisierung eines Steckverbinders (ähnlich DRAM). Verbesserte Protokolle, wie SST (Source-Synchronous Transfer), der schon beim VMEbus eingesetzt wird, sollen in mehreren Schritten eine Beschleunigung von bisher etwa 50 Megabyte pro Sekunde auf 400 Megabyte pro Sekunde bis 2009 bringen. Die vor kurzem verabschiedete Version ONFI 2.0 ist für 133 Megabyte pro Sekunde definiert.

Weitere Möglichkeiten zur Leistungssteigerung

Größere Seitenbereiche verkürzen die Programmierzeit. Bei einer Seite mit 528 Byte benötigt eine komplette Programmierung etwa 226,4 Mikrosekunden (2,3 Megabyte pro Sekunde). Bei einer viermal so großen Seite (2.112 Byte) werden 305,6 Mikrosekunden benötigt (6,9 Megabyte pro Sekunde). Das ist dreimal so schnell wie bei der kleineren Seite, weil das „Hineinschieben“ der Bits schneller geht als die Programmierung. Diese Werte beziehen sich auf eine fiktive 90-Nanometer-Zelle.

Ein weiterer Trick ist, zwei Seiten auf einmal zu programmieren. Zuerst wird eine Seite vorbereitet (geladen) und ein Leerzyklus (Pseudo-Schreibzyklus) ausgeführt. Danach wird eine zweite Seite geladen und schließlich werden beide zusammen programmiert. Somit wird die doppelte Anzahl von Bits in einer geringfügig längeren Zeit programmiert. Auch hier wird ausgenutzt, dass der Bittransport schnell und die Programmierung langsam vor sich gehen. Beim Lesen ist eine größere Seite ebenfalls von Vorteil, allerdings nicht ganz so stark wie beim Schreiben.

Kleiner Strukturgrößen bringen einen nennenswerten Geschwindigkeitsgewinn. Dauert eine Schieboperation in einer 90-Nanometer-Struktur etwa 50 Nanosekunden pro Byte, dann sind es in einer 70-Nanometer-Struktur nur noch 30 Nanosekunden pro Byte, also eine Verbesserung von 40 Prozent.

Kommentare werden geladen....

Was meinen Sie zu diesem Thema?

Der Kommentar wird durch einen Redakteur geprüft und in Kürze freigeschaltet.

Anonym mitdiskutieren oder einloggen Anmelden

Avatar
Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
  1. Avatar
    Avatar
    Bearbeitet von am
    Bearbeitet von am
    1. Avatar
      Avatar
      Bearbeitet von am
      Bearbeitet von am

Kommentare werden geladen....

Kommentar melden

Melden Sie diesen Kommentar, wenn dieser nicht den Richtlinien entspricht.

Kommentar Freigeben

Der untenstehende Text wird an den Kommentator gesendet, falls dieser eine Email-hinterlegt hat.

Freigabe entfernen

Der untenstehende Text wird an den Kommentator gesendet, falls dieser eine Email-hinterlegt hat.

copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 2011884 / Halbleiterspeicher)