Suchen

Rechenprozess Computational Scaling umgeht physikalische Beschränkungen der Lithografie IBM entwickelt Prozess zur Fertigung der kommenden 22-Nanometer-Halbleiter

| Redakteur: Nico Litzel

IBM ist eigenen Angaben zufolge mit „Computational Scaling“ ein wichtiger Schritt auf dem Weg zu Halbleitern mit 22 Nanometern Strukturgröße gelungen.

Firma zum Thema

IBM Prozess „Computational Scaling” ermöglicht die Produktion von 22-Nanometer-Halbleitern.
IBM Prozess „Computational Scaling” ermöglicht die Produktion von 22-Nanometer-Halbleitern.
( Archiv: Vogel Business Media )

Aktuelle integrierte Schaltkreise werden mit 45-Nanometer-Technik oder in gröberen Strukturen gefertigt. Eine weitere Verkleinerung auf 22 Nanometer stellt die Entwickler vor große Herausforderungen: Aktuelle Lithografieverfahren, bei denen mit Fotomasken Abbildungen von Leitungsmustern auf Siliziumscheiben aufgebracht werden, eignen sich aufgrund von physikalischen Beschränkungen – Stichwort Lichtwellenlänge – nicht mehr für die kommende 22-Nanometer-Generation.

Computational Scaling kann diese Beschränkung umgehen, indem es mathematische Techniken zur Modifizierung der Maskenform und der Eigenschaften der Lichtquelle auf jeder Schichtebene eines integrierten Schaltkreises nutzt.

Computational Scaling in Kürze

Zusammen mit dem Unternehmen Mentor Graphics hat IBM eine verbesserte Auflösungstechnik entwickelt, die ein kosteneffektives Drucken von zweidimensionalen Mustern für die 22-Nanometer-Generation erlaubt. Dieses Verfahren, auch Source-Mask-Optimierung genannt, kann Doppelmuster durch den Einsatz speziell zugeschnittener „Sources“ mit optimierten Maskenformen reduzieren.

Gemeinsam mit dem Rensselaer Polytechnic Institute und dem Staat New York hat IBM darüber hinaus umfangreiche Investitionen im Bereich des High Performance Computing getätigt und das Computational Center for Nanotechnology Innovations (CCNI) eingerichtet. Das CCNI stellt enorme Rechenleistungen bereit, die genauere Vorhersagen für Hightech-Produktionsprozesse ermöglichen. Prognosemodelle im Zusammenspiel mit Technology Computer Aided Design (TCAD) können dabei helfen, Halbleiter-Herstellungsprozesse und Schaltkreis-Designelemente virtuell zu optimieren. So sollen Lernzyklen und die Zeit bis zur Markteinführung verkürzt werden.

Design Technology Co-Optimization

Bei der Halbleiterherstellung werden sogenannte Design-Regeln als abstrakte Darstellung der Information oder des Modells erstellt. Diese beschreiben die zu entwickelnde Technik. Diese Regeln lassen sich zumeist nur nach einer längeren Abstimmungsphase zwischen den Technik- und den Designteams festlegen. Design Technology Co-Optimization verkürzt diese Abstimmungsphase.

(ID:2015515)