Silizium Nanosheet-Transistor schlagen FinFET-Konzept Neue Transistorarchitektur in 5-Nanometer-Skala von Forschungsallianz getestet

IBM hat zusammen mit seinen Partnern Globalfoundries, Samsung und einigen Technologie Equipment-Ausstattern einen Prozess für den Bau eines so genannten Silizium Nanosheet-Transistors entwickelt. Dieser macht die Herstellung von Chips mit Strukturgrößen von 5 Nanometern möglich.

Weniger als zwei Jahre nach der Entwicklung eines 7-nm-Test-Node-Chips mit 20 Milliarden Transistoren zeigen Wissenschaftler einen neuen Weg auf, um zukünftig 30 Milliarden Switches auf einem fingernagelgroßen Chip zu platzieren.

Bildergalerie

Wissenschaftler der von IBM geleiteten Forschungsallianz am SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering im NanoTech Complex in Albany, New York nutzten für den Durchbruch geschichtete Silizium-Nanosheets als Transistorstruktur anstatt der bisher üblichen FinFET- Architektur, die als Standardkonzept der Halbleiterindustrie in der 7-nm-Technologie gedient hat.

Neue Transistorstruktur performt besser

Der neuartige Silizium Nanosheet-Transistor zeigt, dass 5-nm-Strukturen leistungsfähiger sind und in nicht allzu ferner Zukunft in Produktion gehen könnten. Verglichen mit der momentan führenden 10-nm-Technologie liefert der neue Ansatz eine um 40 Prozent optimierte Leistung bzw. eine Energieeinsparung von 75 Prozent bei konstanter Performance.

Diese Verbesserungen ermöglichen eine signifikante Leistungssteigerung, um die Anforderungen bei den kommenden Trendthemen wie künstliche Intelligenz, virtuelle Realität bzw. beim Einsatz tragbarer Geräte zu erfüllen. Die auf der diesjährigen Symposia on VLSI Technology and Circuits-Konferenz im japanischen Kyoto vorgestellten Ergebnisse zeigen, dass es möglich ist, auf Nanosheets basierende Komponenten und Geräte zu designen und herzustellen, die in ihrer Leistung der FinFET- Architektur überlegen sind.

Dabei wurde derselbe so genannte Extreme Ultraviolet (EUV) Lithographie-Ansatz verwendet, der auch bei dem 7-nm-Knoten mit seinen 20 Milliarden Transistoren zum Einsatz kam.

FinFETs begrenzt bei Stromfluss

Durch den Einsatz von EUV-Lithographie kann die relative Dimensionierung der Nanosheets sowohl während des Chip Designs als auch während des Produktionsprozeßes kontinuierlich angepasst werden. Diese Justierbarkeit erlaubt es, eine Feinabstimmung zwischen Performance und Leistungsaufnahme für ausgewählte Schaltkreise zu erzielen – eine Option, die mit der bisherigen FinFET Transistor-Architektur, die durch die begrenzte Höhe der stromführenden Fins limitiert wird, nicht möglich ist.

Zwar können die Strukturen von FinFET-Chips auf 5 nm reduziert werden, indem man einfach den Raum zwischen den so genannten Fins verkleinert. Dennoch erlaubt dies keine Erhöhung des Stromflusses über die Fins und damit keine Leistungssteigerung des Transistors.

Selbst unter der Voraussetzung der Umsetzung der Nano-Sheet-Architektur, für NVRAM-Speicher wird diese Struktur-Verkleinerung keine Rolle spielen, da beständig Strom fließen müsste, um den Speicherzellen-Status aufrecht zu erhalten.

* Diesen Beitrag haben wir von unserem Partnerportal Elektronik Praxis übernommen.

(ID:44730766)