Der Flaschenhals zwischen Prozessoren und Backup-Device

Anbieter zum Thema

FAST LTA GmbH

Zstor GmbH

Impossible Cloud GmbH

Intel Deutschland GmbH

Serielle interne Hoch- und Höchtgeschwindigkeits-Schnittstellen

PCI (Peripheral Component Interconnect)

Schnittstellen auf dem Motherboard: 2x PCI 2.0

• Paraller synchroner Bus für Steckkarten mit 32 Bit Datenbreite

Hinweis: Die Brutto-Bandbreite hängt von der Taktfrequenz und Datenbreite ab. Bei 33 MHz Takt lassen sich 133 MByte/s, bei 66 MHz können bis zu 266 MByte/s transferiert werden. Das reicht allerdings weder für moderne Grafikkarten und nur ganz knapp für 1 GBit/s Netzwerkkarten aus.

Der PCI-Bus ist inzwischen 20 Jahre alt und führt auf Intels DP55KG nur noch ein Schattendasein. Eine zukunftsorientierte Backup-Strategie sollte nicht auf den PCI-Bus setzen.

PCIe (Peripheral Component Interconnect Express)

Schnittstellen auf dem Motherboard: 2x PCIe 1.0 x1; 1x PCIe 2.0 x8/x16 (Grafik 1), 1x PCIe 1.0 x8 (Grafik 2)

• Serielle Punkt zu Punkt Verbindung (Lane) für Steckkarten, deren Leistungsfähigkeit sich durch die Koppelung von 4, 8, 16 Lanes erhöhen lässt.
• Bandbreite PCIe 1.0 x1: 250 MByte/s
• Bandbreite PCIe 1.0 x4: 250 – 1000 MByte/s
• Bandbreite PCIe 1.0 x8: 250 - 2000 MByte/s
• Bandbreite PCIe 2.0 x16: 500 - 8000 MByte/s
• Flaschenhals bei: 720 GByte/h – 28,8 TByte/h

Hinweis: Die Leistungsfähigkeit von PCIe wird seit Version PCIe 1.0 x1 zusätzlich durch die Erhöhung der Takfrequenz von 250 MHz über Version 2.0 mit 500 MHz und Version 3.0 mit 1000 MHz gesteigert.

Die Abwärtskompatibilität ist nur für PCIe x1 sichergestellt, Bei x4- und x8-Karten in x8- oder x16-Slots kann Abwärtskompatibilität umgesetzt sein, es existieren aber keine zwingend einzuhaltenden Standards.

PCIe 3.0 (ab 2011)

Serielle Punkt zu Punkt Verbindung (Lane) für Steckkarten, deren Leistungsfähigkeit sich durch die Koppelung von bis zu 32 Lanes erhöhen lässt.

PCIe 3.0 ist für den Datentranfer mit Solid State Disks (SSD) optimiert, so dass SSD-Zugriffe ohne Verzögerung von der CPU gelesen werden können.

(ID:2044005)